開發(fā)一款芯片最基本的環(huán)節(jié)就是——設(shè)計(jì)＞流片＞封裝＞測(cè)試，芯片成本構(gòu)成一般為人力成本20%，流片40%，封裝35%，測(cè)試5%。（對(duì)于先進(jìn)工藝，流片成本可能超過60%）

測(cè)試只占芯片各個(gè)環(huán)節(jié)的5%，看似是“最便宜”的，在每家公司都喊著“降低成本”的時(shí)候，人力成本不斷的攀升，晶圓廠和封裝廠都在乙方市場(chǎng)中叱咤風(fēng)云，似乎只有測(cè)試這一環(huán)節(jié)沒有那么難啃，于是“降低成本”的算盤就落在了測(cè)試的頭上了。

芯片需要做什么測(cè)試？

芯片的測(cè)試主要分為三大類：芯片功能測(cè)試、性能測(cè)試、可靠性測(cè)試。這三大測(cè)試缺一不可。

其中，芯片的可靠性測(cè)試可以測(cè)試芯片是否會(huì)被冬天里的靜電弄壞，在雷雨天、三伏天、風(fēng)雪天等復(fù)雜環(huán)境中能否正常工作，以及新開發(fā)的芯片能使用一個(gè)月、一年還是十年的使用壽命等等。要知道到這些問題，都需要通過可靠性測(cè)試進(jìn)行評(píng)估。

芯片可靠性測(cè)試中，不可或缺的HAST測(cè)試！

HAST高加速老化測(cè)試（Highly Accelerated Stress Test），在芯片的可靠性測(cè)試中，扮演者測(cè)試芯片封裝的耐濕能力的角色。將待測(cè)產(chǎn)品置于嚴(yán)苛的溫度、濕度及壓力環(huán)境下測(cè)試，檢測(cè)濕氣是否會(huì)沿著膠體或膠體與導(dǎo)線架之間的接口滲入封裝體損壞芯片。

JESD22-A118試驗(yàn)規(guī)范與條件（HAST無偏壓試驗(yàn)）：